- idUS
- Listar por autor
Listar por autor "Potestad Ordóñez, Francisco Eugenio"
Mostrando ítems 1-20 de 29
-
Ponencia
Automated experimental setup for EM cartography to enhance EM attacks
Tena Sánchez, Erica; Casado Galán, Alejandro; Zúñiga González, Virginia; Potestad Ordóñez, Francisco Eugenio; Acosta Jiménez, Antonio José (2022)Side-channel attacks are a real threat, exploiting and revealing the secret data stored in our electronic devices ...
-
Artículo
Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA
Potestad Ordóñez, Francisco Eugenio; Valencia Barrero, Manuel; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Jiménez Fernández, Carlos Jesús (MDPI, 2020-12)One of the best methods to improve the security of cryptographic systems used to exchange sensitive information is to ...
-
Capítulo de Libro
¿Cómo se diseña y se implementa un circuito digital? Aplicación de conceptos teóricos sobre electrónica digital
Potestad Ordóñez, Francisco Eugenio (Universidad de Sevilla, 2022)El desarrollo del Ciclo de Mejora en el Aula (CIMA) se ha llevado a cabo en la asignatura Electrónica Digital de segundo ...
-
Ponencia
Desarrollo de un juego sobre FPGA mediante trabajo en equipo
Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Gallardo Soto, Alejandro; Potestad Ordóñez, Francisco Eugenio; Valencia Barrero, Manuel (Asociación Tecnología, Aprendizaje y Enseñanza de la Electrónica (TAEE), 2020)El aprendizaje de diseño digital a nivel RT por los alumnos mejora con trabajos prácticos, desarrollables en equipo, que ...
-
Artículo
Design and evaluation of countermeasures against fault injection attacks and power side-channel leakage exploration for AES block cipher
Potestad Ordóñez, Francisco Eugenio; Tena Sánchez, Erica; Acosta Jiménez, Antonio José; Jiménez Fernández, Carlos Jesús; Chaves, Ricardo (IEEE, 2022-06)Differential Fault Analysis (DFA) and Power Analysis (PA) attacks, have become the main methods for exploiting the ...
-
Capítulo de Libro
Design and security evaluation of secure cryptoharware (FPGA and ASIC) against hackers exploiting side-channel information
Tena Sánchez, Erica; Potestad Ordóñez, Francisco Eugenio; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Jiménez Fernández, Carlos Jesús; Acosta Jiménez, Antonio José (3ciencias, 2022-02)Tradicionalmente, la seguridad en los dispositivos criptográficos estaba ligada exclusivamente a la fortaleza del algoritmo. ...
-
Ponencia
Diseño de circuitos integrados y seguridad de circuitos criptográficos frente a ataques
Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Mora-Merchán, Javier María; Tena Sánchez, Erica; Potestad Ordóñez, Francisco Eugenio (Área de Innovación y Desarrollo, 2016)Muchos sistemas electrónicos incorporan dispositivos criptográficos que implementan algoritmos que cifran la información ...
-
Trabajo Fin de Grado
Diseño en VHDL del cifrador lightweight TinyJAMBU
Ruiz Rubio, Carlos (2023-02)Debido al auge de la tecnología, así como de las comunicaciones digitales, también ha sido necesario el aumento de la ...
-
Trabajo Fin de Máster
Diseño Microelectrónico de Cifradores AEAD con Introducción de Técnicas de Reducción del Consumo de Potencia
Fernández García, Carlos (2022) -
Ponencia
Distance measurement as a practical example of FPGA design
Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Potestad Ordóñez, Francisco Eugenio (IEEE Computer Society, 2018)Digital design learning at the RT level requires practical examples and as learning progresses, the examples need to ...
-
Ponencia
Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación
Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Potestad Ordóñez, Francisco Eugenio (Universidad de La Laguna, 2018)La mejor forma de aprender a diseñar sistemas digitales a nivel RT es haciendo uso de ejemplos prácticos. Además, desde ...
-
Ponencia
Experimental and Timing Analysis Comparison of FPGA Trivium Implementations and their Vulnerability to Clock Fault Injection
Potestad Ordóñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2016)The security of cryptocircuits is today threatened not only by attacks on algorithms but also, and above all, by attacks ...
-
Ponencia
Experimental cartography generation methodology for Electromagnetic Fault Injection Attacks [póster]
Rincón Beneyto, Juan Carlos; Casado Galán, Alejandro; Potestad Ordóñez, Francisco Eugenio; Acosta Jiménez, Antonio José; Tena Sánchez, Erica (IEEE, 2023-11-17)The Electromagnetic Fault Injection (EMFI) is one of the methods to inject faults in the circuits with different purposes, ...
-
Artículo
Experimental FIA Methodology Using Clock and Control Signal Modifications under Power Supply and Temperature Variations
Potestad Ordóñez, Francisco Eugenio; Tena Sánchez, Erica; Mora Gutiérrez, José Miguel; Valencia Barrero, Manuel; Jiménez Fernández, Carlos Jesús (MDPI, 2021-11)The security of cryptocircuits is determined not only for their mathematical formulation, but for their physical implementation. ...
-
Ponencia
Fault Attack on FPGA implementations of Trivium Stream Cipher
Potestad Ordóñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (IEEE Computer Society, 2016)This article presents the development of an experimental system to introduce faults in Trivium stream ciphers implemented ...
-
Ponencia
Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks
Potestad Ordóñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Valencia Barrero, Manuel (Universitat Politécnica de Catalunya, 2016) -
Ponencia
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher
Potestad Ordóñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (IEEE Computer Society, 2018)The fault injection in ciphers operation is a very successful mechanism to attack them. The inclusion of elements of ...
-
Ponencia
FPGA design example for maximum operating frequency measurements
Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Potestad Ordóñez, Francisco Eugenio (IEEE Computer Society, 2018)The best way to learn how to design digital systems at the RT level is to use practical examples. In addition, from ...
-
Artículo
Gate-Level Hardware Countermeasure Comparison against Power Analysis Attacks
Tena Sánchez, Erica; Potestad Ordóñez, Francisco Eugenio; Jiménez Fernández, Carlos Jesús; Acosta Jiménez, Antonio José; Chaves, Ricardo (MDPI, 2022-02)The fast settlement of privacy and secure operations in the Internet of Things (IoT) is appealing in the selection of ...
-
Ponencia
Hamming-code based fault detection design methodology for block ciphers
Potestad Ordóñez, Francisco Eugenio; Tena Sánchez, Erica; Chaves, Ricardo; Valencia Barrero, Manuel; Acosta Jiménez, Antonio José; Jiménez Fernández, Carlos Jesús (IEEE Computer Society, 2020)Fault injection, in particular Differential Fault Analysis (DFA), has become one of the main methods for exploiting ...